INVESTOR RELATIONS CENTER

Infineon Technologies AG

News Detail

Pressemitteilung vom 22.06.2004

Infineon stellt viel versprechende Forschungsergebnisse bei nichtflüchtigen Speichertechnologien vor
München, 22. Juni 2004 – Infineon Technologies AG nimmt eine führende Position bei der Entwicklung nichtflüchtiger Speichertechnologien ein. Auf den “2004 Symposia on VLSI Technologies and Circuits“ vom 15. bis 19. Juni in Honolulu, Hawaii, präsentierte Infineon nun vielversprechende Forschungsergebnisse aus einer breiten Palette an nichtflüchtigen Technologien für künftige Speicherprodukte.

110-nm-NROM-Technologie für Programm- und Daten-Flash-Produkte



Die steigende Nachfrage nach mobilen Endgeräten wie Notebooks, Digitalkameras, MP3-Player und PDAs erfordert die Speicherung von großen Datenmengen auf Wechselspeichern wie Flash-Speicherkarten, Compact-Flash-Karten oder USB-Geräte. Nichtflüchtige Speicher für solche Massenspeicher-Anwendungen sind sehr kostenkritisch, d.h. sie erfordern Lösungen mit möglichst geringen Kosten je gespeichertem Bit. Da die NROM-Technologie, entwickelt von Saifun, zwei separate Bits in einer Zelle speichert ist sie eine sehr attraktive Lösung für kostenoptimierte Produkte. Die von Infineon Technologies Flash kürzlich vorgestellten TwinFlash-Chips sind auf einer Architektur mit zwei Bits/Zelle aufgebaut. Die hier genutzte NROM-Zelle basiert auf einem gezielten Ladungseinfang (Charge Trapping) in der Nitridschicht des ONO (Oxide Nitride Oxide) Gate-Dielektrikum.

Um die erforderliche kleine Bit-Strukturbreite und eine möglichst geringe Prozesskomplexität zu erreichen, sind beim Übergang auf die 110-nm-Technologie konzeptionelle Innovationen erforderlich. Die von Infineon präsentierte neue Zell-Architektur profitiert von einem leistungsfähigen Skalierungskonzept für die NMOS-Transistoren. Auf dem VLSI Symposium wurde von Infineon eine neue, äußerst leistungsfähige NROM-Generation mit einer Bitgröße von nur 0,043µm²/bit präsentiert. Das Konzept nutzt eine gängige CMOS-ähnliche Struktur zusammen mit einem virtuellen Ground-Array. Die neue Technologie unterstützt sowohl moderne Programm- als auch Daten-Flashspeicher mit Komplexitäten bis zu 2 Gbit/chip.

Infineon demonstriert ONO-FinFETs mit Strukturen von weniger als 40 nm für hochkomplexe Flashspeicher bis zu 16 Gbit



Die Skalierung von Transistoren in Floating-Gate-Flashspeichern im Bereich von deutlich unter 100 nm ist limitiert durch die relativ dicken Tunnel-Oxide, die für eine zuverlässige Funktion erforderlich sind. Dagegen arbeiten die Charge-Trapping-Bauelemente mit geringeren Spannungen und lassen sich einfacher skalieren.

Auf dem VLSI Symposium präsentierten Forscher von Infineon einen neuen FinFET(Fin Feld-Effekt-Transistor)-basierten Charge-Trapping-Speicher, der für hochintegierte, komplexe Flashspeicher ausgelegt ist. Die neuen Speichertransistoren nutzen drei Gatter, um die Elektrostatik in den Speicherkanälen zu steuern und verbessern so die Skalierbarkeit. Die Ladung wird in einer Nitrid-Trapping-Schicht gespeichert, die eine Silizium-Rippe (Fin) an drei Seiten umschließt. Im Gegensatz zu den herkömmlichen Floating-Gate-Zellen läßt sich das Tunnel-Oxid hier gut skalieren, da die Trapping-Schichten sehr unempfindlich gegenüber Leckströmen sind. Mit dieser innovativen Architektur haben die Forscher sehr kleine Gate-Längen von nur 30 bis 40 nm erreicht. Damit könnte man in einem NAND-ähnlichen Array bis zu 16 Gbit auf einem Chip speichern, also etwa die zehnfache Speicherdichte als derzeit mit Single-Level-Flashspeichern erreichbar ist. Außerdem erfordert diese Technologie keine neuen Materialien und ist kompatibel zu der etablierten CMOS-Technologie.

FeRAM - kleine und hochskalierbare dreidimensionale FeRAM-Zelle mit vertikalem Kondensator



In FeRAMs (Ferroelectric Random Access Memories) wird die remanente Polarisierung von ferroelektrischen Schichten für die Informationsspeicherung genutzt. Ähnlich wie MRAMs repräsentieren auch FeRAMs einen neuen Ansatz bei den Speichertechnologien. Zu den Vorteilen der FeRAMs gehören ein schneller Lese- und Schreibzugriff (ähnlich wie SRAMs) sowie eine geringe Leistungsaufnahme. Damit ist diese Technologie prädestiniert für Applikationen wie Spielkonsolen, Mobiltelefone oder Chip-Karten.

Derzeit haben FeRAMs immer noch eine relativ große Speicherzelle im Vergleich zu DRAM oder Flash. Die Entwicklung von strukturell kleinen Speicherzellen ist deshalb Zielsetzung. Mit den am weitesten entwickelten planaren FeRAM-Zellkonzepten könnten Speicherzellen in der Größenordnung von etwa 10F2 erreicht werden. F steht hier für die minimale Strukturgröße des jeweiligen Prozesses.

Darüber hinaus haben planare FeRAM-Zellen auch eine limitierte Skalierbarkeit. Vor dem Hintergrund dieser Problemstellung haben Infineon und Toshiba auf dem diesjährigen VLSI Symposium ein neues Chain-FeRAM-Zellkonzept mit einem dreidimensionalen vertikalen Kondensator vorgestellt. Dieses innovative Konzept ist hoch skalierbar und ermöglicht Strukturgrößen für die Speicherzellen von nur 4F2.

Die präsentierte Vertikalkondensatorzelle enthält einen Transistor und einen ferroelektrischen Kondensator, die parallel geschaltet sind. Die Kontakte zu dem Transistor und die vertikalen Elektroden des Vertikalkondensators werden bei dieser kompakten Struktur von benachbarten Zellen gemeinsam genutzt. Erste vielversprechende Resultate auf Basis dieses innovativen Zellkonzeptes wurden auf dem Symposium vorgestellt.
Zurück
Diese Inhalte werden Ihnen präsentiert von der .