München, 31. Januar 2006 – Die Infineon Technologies AG hat die ersten Muster-Chips in seiner fortschrittlichen 65-nm-CMOS-Prozesstechnologie mit hoher Leistungsfähigkeit bei gleichzeitig geringer Stromaufnahme erfolgreich gefertigt. Dabei hat Infineon die Ergebnisse der führenden 65/45-nm-Forschungs- und Entwicklungsallianz ICIS, der IBM, Chartered, Infineon und Samsung angehören, eingesetzt. Die Herstellung der Wafer erfolgte im Rahmen der Fertigungskooperation bei Chartered. Als früher Anwender der 65-nm-Low-Power-Version innerhalb der ICIS-Allianz demonstrierte Infineon die Verfügbarkeit der 65-nm-Technologie für alle Logikanwendungen und eröffnet so seinen Kunden Lösungen und Schlüsselkomponenten für den Strom sparenden Einsatz in entsprechenden Applikationen. Die auf Silizium nachgewiesenen Implementierungen von 65-nm-Komponenten wie MCU/DSP-Cores, Schaltungsbibliotheken sowie HF- und Analog/Mixed-Signal-Makros übertrafen das Verhältnis zwischen Geschwindigkeit und Leistungsaufnahme früherer Technologiegenerationen.

 

„Die bislang vorliegenden Ergebnisse unterstreichen die vielfältigen Stärken unserer strategischen Allianz mit der Bündelung wichtiger Forschungs- und Entwicklungsaktivitäten bzw. intellektuellem Kapital und resultieren in einer führenden Position bezüglich Time-to-Market, den Leistungsmerkmalen und der Fertigungsflexibilität“, sagte Prof. Dr. Hermann Eul, Mitglied des Vorstands von Infineon und Leiter des Geschäftsbereiches Communication Solutions.

 

Beispielsweise wurde ein ARM9-basiertes Subsystem - eine wesentliche Komponente für Mobiltelefone - sowie ein weites Spektrum an digitalen Zellbibliotheken und verschiedenen SRAM-, ROM-, HF- und Analog/Mixed-Signal-Funktionen erfolgreich verifiziert. Die Silizium-Funktionalität des ARM9-CPU-Cores, eines digitalen Signalprozessors sowie anderer Makro- und Bibliothekselemente wurde von der ICIS-Allianz in East-Fishkill und beim Fertigungspartner Chartered bestätigt. Mit der Fertigung des ersten 65-nm-Produktes für die Mobilkommunikation wurde vor kurzem erfolgreich begonnen. Erste Muster sollen noch im 1. Quartal 2006 verfügbar sein. Die Serienfertigung ist für das 4. Quartal 2006 vorgesehen.

 

Infineon bietet mit der „Smart Technology Access“-Strategie seinen Kunden kosteneffiziente Lösungen. Die schlüsselfertigen Lösungen umfassen applikationsoptimierte Technologien und eine Designsystem-Infrastruktur, die offen für IP von Kunden oder Drittanbietern ist. Bewährte HF-Chips, Analog/Mixed-Signal-Komponenten, SRAM- und ROM-Makros, applikationsgerechte Bibliotheken, Design- und Prototypen-Unterstützung bis zur Serienfertigung mit dem Partner Chartered runden das Angebot ab.

 

„Infineon verfolgt eine schnelle Migration hin zur 65-nm-Technologie, bei einem bestmöglichen Kompromiss zwischen den Fertigungskosten, maßgeblich bedingt durch die etablierte 193-nm-Lithographie, und dem kosten-getriebenen Einsatz neuer Materialien für die 65-nm-Low-Power-Technologie. Andererseits ist die neue Technologie bezüglich Geschwindigkeit und Stromaufnahme sehr ausgewogen und zeigt zudem ausgezeichnete HF-Parameter,“, sagte Hermann Eul. „Die 65-nm-Technologie wird in den nächsten Jahren die prozesstechnische Grundlage für die Kommunikationsprodukte von Infineon sein. Damit wird Infineon seine führende Position bei der Single-Chip-Integration von Basisband- und HF-CMOS-Funktionalität weiter stärken. Außerdem ergeben sich Economy-of-Scale Vorteile für die Fertigungskapazitäten von Mikrocontroller- und ASIC-basierten Lösungen.“